УНИВЕРСИТЕТ ИТМО
Кафедра «Технологии программирования»



Главная

Новости
 Новости науки
 Важное
 Почетные доктора
 Инновации
 Культура
 Люди
 Разное
 Скартел-Yota
 Стрим
 Смольный
Учебный процесс
 Образование
 Дипломы
 Курсовые проекты
 Лабораторные работы
 Учебные курсы
 Визуализаторы
 Unimod-проекты
 Семинары
 Стипендии
Наука
 События и факты
 Госконтракты
 Статьи
 Диссертации
 Книги
 Презентации
 Свидетельства
 Сотрудничество
Исследования
 Автоматы
 Верификация
 Геном
 Искусственный интеллект
 Генетические алгоритмы
 Движение
 UniMod
 Роботы и агенты
 Нейронные сети
 ФЦП ИТМО-Аалто
 Разное

О нас
 Премии
 Сертификаты и дипломы
 Соревнования по программированию
 Прорыв
 Автографы
 Рецензии

Беллетристика
 Мотивация
 Мысли
Медиа
 Видео
 Фотографии
 Аудио
 Интервью

English
 Home

 Articles
 Posters
 Automata-Based Programming
 Initiatives
 Projects
 Presentations
 UniMod
 UniMod Projects
 Visualizers


Поиск по сайту

Яndex



   Главная / Дипломы / Разработка верификатора автоматных программ (версия для печати)


Разработка верификатора автоматных программ



© 2008 г. К. В. Егоров
Научные руководители: А. А. Шалыто

Санкт-Петербургский государственный университет информационных технологий, механики и оптики

Бакалаврская работа
Исходные коды
Исходные тексты
Презентация

Аннотация

Цель работы - разработка верификатора автоматных программ, написанных при помощи инструментального средства UniMod. Верификатор позволяет проверять утверждения о моделях автоматных программ. Каждая такая модель представляется в виде XML-файла, созданного инструментальным средством UniMod. Требования к программам записываются на языке логики линейного времени (Linear Time Logic, LTL).

Особенностью созданного верификатора является его специализация на проверке утверждений о моделях автоматных программ. Благодаря этому, верифицируется модель автоматной программы, а не ее представление, описанное с помощью входного языка верификатора, как это делается традиционно при использовании метода Model Checking. Также в работе был реализован алгоритм распараллеливания процесса верификации, который позволяет уменьшить время верификации на многоядерном компьютере.




© 2002—2017 По техническим вопросам сайта: vl.ulyantsev@gmail.com